进军百亿亿次计算时代 Intel 3D封装玩起了“乐高积木”

  • 时间:
  • 浏览:0

2019年的TOP30000超算中,速度单位最快的美国Summit超算性能达到了20亿亿次,第二名的中国神威·太湖之光性能超过10亿亿次,不过一两年日后10亿亿次级别的性能将被新一代超算超越,人类日后进入百亿亿次超算时代。

Intel就为美国能源部承建了极光(Aurora)超算,它将使用Intel的Xeon外理器、新一代Xe加速卡、傲腾DC持久内存以及One API软件。极光超算运算性能超过百亿亿次,是现有最强超算的10-20倍,实现了指数级增长。

新一代超算不言而喻不在 大幅度提升性能,是日后人类未来几年所必须的计算性能需求增长好快了,2025年全球产生的数据量高达175EB,智能互联的设备高达30000亿,完一定会六个多 数据洪流时代,调慢地传输数据、存储更多数据以及外理一切是硬要求。

为了应对未来的数据中心时代,Intel去年提出了六大技术支柱的战略,包括制程与封装、架构、内存与存储、互连、安全、软件。Intel认为计算需求无处不在 ,或者日益繁杂,CMOS缩放、3D工艺技术、新架构、新功能等将继续推动摩尔定律向前发展,或者任何单一因素一定会日后再满足多元化的未来计算需求,而基于六大技术支柱的指数级创新,将是Intel进入未来10年乃至下六个多 3000年的驱动力。

在Intel的六大支柱技术中,先进的制程工艺及封装技术是基础,其中先进工艺方面Intel日后有14nm工艺及改进工艺,今年又量产了10nm工艺,日后一定会有改进版10nm+及10nm++工艺,2021年则会量产7nm工艺,针对5nm、3nm的研究也在进行中。

与以往的不同的是,芯片封装技术的重要性首次被提升到与制程工艺相提并论的程度,日后业界谈摩尔定律一定会指同一支撑下的单芯片,其发展日后受到了光罩的限制,而在未来的数据中心时代,产品不再受制于光光罩,它还都还可以 集成多种针对IP优化多制程小芯片,这也是业界开始英语 英语 英语 流行的Chiplet设计思路。

Chiplet小芯片的设计很容易让人联想到日后的胶水多核,看起来一定会把不同的芯片封放入组合成六个多 芯片,但二者实际有本质区别——胶水多核日后简单的2D多芯封装,而Chiplet繁杂得多,是3D封装技术,不同的芯片有不同的架构甚至制程工艺,你这些 异构集成技术提供了前所未有的灵活性,促使外理传统2D芯片性能无法大规模扩展、功耗欠缺等大什么的问题。

在先进封装技术上,Intel走的也调慢,日后日后有EMIB 2.5D封装技术,去年底又率先推出了Foveros 3D封装技术,有望首次将晶片的堆叠从传统的无源中间互连层和堆叠存储芯片扩展到高性能逻辑芯片,如 CPU、图形和人工智能外理器。

前几天的SEMICON West大会上,Intel又推出了三项全新的先进芯片封装技术,并推出了一系列全新基础工具,包括EMIB、Foveros技术相结合的创新应用,新的全方位互连(ODI)技术等。

·Co-EMIB:利用利用高密度的互连技术,将EMIB(嵌入式多芯片互连桥接) 2D封装和Foveros 3D封装技术结合在一同,实现高速度单位、低功耗,以及相当有竞争力的I/O密度。

Co-EMIB能连接更高的计算性能和能力,让六个多 或多个Foveros元件互连从而基本达到SoC性能,还能以非常高的速度单位和非常低的功耗连接模拟器、内存和某些模块。

·ODI:ODI全称Omni-Directional Interconnect,也日后全方位互连技术,为封装中小芯片之间的全方位互连通信提供了更大的灵活性。ODI封装架构中,顶部的芯片还都还可以 像EMIB下一样,与某些小芯片进行水平通信,还还都还可以 像Foveros下一样,通过硅通孔(TSV)与下面的底部裸片进行垂直通信。

·MDI:基于高级接口总线(AIB)物理层互连技术,Intel发布了你这些 名为MDIO的全新裸片间接口技术。MDIO技术支持对小芯片IP模块库的模块化系统设计,能效更高,响应速度单位和速度单位密度还都还可以 是AIB技术的两倍以上。

Intel将从今年开始英语 英语 应用上述先进封装法律法律依据,首先是Lakefield外理器上集成10nm CPU及22nm IO核心,而基于Co-EMIB的芯片一定会了样品,在一块基板上一定会多达9个裸片(Die),且大小、功能各异,整合法律法律依据日后一样。

到了2020年,Intel的3D封装技术会在各个领域前面开花。



未来的先进工艺开发费用不在 贵

在今后的发展中,硅基半导体依然会受摩尔定律的指导,10nm、7nm及未来的5nm、3nm工艺依然会带来晶体管微缩、性能提升,提高以数据为中心时代的计算性能。

或者本人面,先进工艺制造难度不在 大,也使得成本大幅上涨,开发7nm芯片必须3亿美元的费用,是10nm工艺的2倍左右,5nm节点甚至会增长到5.4亿美元,这也让半导体公司担心用不起。

这也是Intel怎么会在六大支柱技术中将封装技术与工艺并列的是原因,单纯依赖工艺带来的性能增长日后无法实现指数级增长,无法满足数据洪流时代的计算要求,而Foveros、Co-EMIB、ODI、MDI等3D封装技术具备更高的灵活性,一方面还都还可以 继续集成高性能工艺及先进架构核心,本人面也还都还可以 集成某些工艺、架构的IO核心等,都还可以 让Intel对架构、制程和封装一同进行优化,从而交付领先的产品。

微信公众号搜索"

驱动之家

"加关注,每日最新的手机、电脑、汽车、智能硬件信息还都还可以 让人一手全掌握。推荐关注!【

微信扫描下图可直接关注